数字逻辑实验综设性实验报告

数字逻辑 十进制加法计数器 数字显示电路设计

数字逻辑

综设性实验报告

学号专业 计科 班级 1202

实验课程名称＿数字逻辑实验

指导教师及职称＿李文（讲师）

开课学期 2013 至 2014 学年 下 学期

上课时间

湖南科技学院教务处编印

数字逻辑 十进制加法计数器 数字显示电路设计

一、课题设计方案

数字逻辑 十进制加法计数器 数字显示电路设计

5.数据处理方法： (下面仅供参考)5.1 记录，把实验中的现象进行详细记录。 5.2 对比分析，与设计要求结果相比较，看是否一致；如不一致，进一步分析产生此现象的各种可能原因。 5.3 找出解决异常现象的各种办法，改进再实践。如此反复进行直到达到预期结果。

6.参考文献： (3-5 个)1、潘明，潘松. 《数字电子技术

基础》——科学出版社 2007. 2、曹林根 .《数字逻辑》——上海交通大学出版社 2007. 3、庄燕滨 .《数字电子技术与逻辑设计教程》—— 电子工业出版社 2003.

指导老师对实验设计方案的意见：

实现该设计方案合理可行。

指导老师签名： 2014 年 6 月 20 日

数字逻辑 十进制加法计数器 数字显示电路设计

1、设计目的、设备与材料、方案论证、设计具体实现方法步骤见设计方案 2、设计原理图(画电子图)分频电路 显示器

振荡器

计数器

译码器

3、各模块电路设计图： (版面不够可加页，含具体参数，可以画电子图，也可以打印后手画) 振荡器模块：

分频电路模块：

数字逻辑 十进制加法计数器 数字显示电路设计

计数器模块： 译码器模块： 显示器模块：

总体设计图：

数字逻辑 十进制加法计数器 数字显示电路设计

二、设计报告 5、设计总结 1) 、本次设计方案需完善和改进的方面： 本次设计本来是要用 JK 触发器做分频部分的， 但因为在 multisim 元件库中没找到 JK 触发 器，所以中途用 D 触发器替代。

2) 、本设计的关键环节： 1.振荡器的设计 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常 选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。 选用由集成电路定时器 555 与 RC 组成的多谐振荡器。 2.计数器的设计 计数器是将脉冲信号转换成数字信号。计数器计满十后归零，这里采用与非门用了反馈归零法 置零。计数器的选择很重要，考虑到成本和性能，我采用了 74LS161 芯片。 在这里我们

3) 、设计整个过程中问题及解决方法：在这次设计过程中，出现了很多的问题，从中发现自己平时学习的不足和薄弱环节，从而加以弥补。 首先是振荡部分，设计中有几次都因为电路连接错误而导致显示不出数字，经过仔细检查后就好了；还有电 阻的问题，选择电阻的大小是个麻烦，因为元件库里面没找到老师演示的电阻，所以只能用滑动变阻器替代； 设计计数器的时候最开始是用采用 74LS138 的，不过在几次测试之后发现不怎么好使，所以改用了 74LS161.

指导老师评语及得分：

签名：

年

月

日