基于AD9224及FPGA的高速数据采集系统设计

基于AD9224及FPGA的高速数据采集系统设计

《工业控制计算机））２００９年２２卷第８期

４１

基于ＡＤ９２２４及ＦＰＧＡ的高速数据采集系统设计木

ＤｅｓｉｇｎｏｆＨｉｇｈ－ｓｐｅｅｄＤａｔａＡｃｑｕｉｓｉｔｉｏｎＳｙｓｔｅｍ

ＢａｓｅｄｏｎＡＤ９２２４＆ＦＰＧＡ

黄志文扈晓兰

（玉林师范学院物信系，广西玉林５３７０００）（桂林通和公司技术部，广西桂林５４１００１）

摘要

介绍了基于ＦＰＧＡ及ＡＤ９２２４的高速数据采集系统。该设计用ＡＤ９２２４来实现ＡＤ转换，用ＦＰＧＡ实现控制逻辑。用ＦＩＦＯ作为ＡＤ转换与ＦＰＧＡ之间的高速缓冲存储区。实现了高速数据采集、数据的快速传输和模决灵活控制三者的结合。ＦＰＧＡ模块设计使用ＶＨＤＬ语言编写，用ＭＡＸＰＬＵＳ实现软件设计和仿真验证。

关键词：ＦＰＧＡ，ＡＤ９２２４．高速数据采集

Ａｂｓｔｒａｃｔ

Ｉｎｔｏ

ｔｈｉｓ

ｐａｐｅｒ．ｄｅｓｉｇｎｏｆ

ａ

ｋｉｎｄ

ｏｆｈｉｇｈ－ｓｐｅｅｄｄａｔａａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍ

ｔｏ

ｂａｓｅｄｏｎＡＤ９２２４＆ＦＰＧＡｉｓ

ａｓ

ｐｒｅｓｅｎｔｅｄ．ＡＤ９２２４ｉｓ

ｒｅａｌｉｚｅｔｈｅＡ／Ｄｃｏｎｖｅｒｓｉｏｎ．ＦＰＧＡｉｓｃｏｎｖｅｒｓｉｏｎ

ａｎｄ

ＦＰＧＡ．Ｈｉｇｈ

ｒｅａｌｉｚｅｔｈｅｃｏｎｔｒｏｌｌｏｇｉｃ，ａｎｄ

ＦＩＦＯｉｓｅｍｐｌｏｙｅｄ

ｈｉｇｈ

ｓｐｅｅｄｂｕｆｆｅｒｂｅｔｗｅｅｎｗｉｔｈ

ｂｅｅｎ

ｒｅａｌｉｚｅｄ

ｗｉｔｈｔｈｉｓ

ａｒｅ

Ａ／Ｄ

ｓｐｅｅｄｄａｔａ

ａｃｑｕｉｓｉｔｉｏｎ，ｆａｓｔｄａｔａｔｒａｎｓｆｅｒａｎｄａｇｉｌｅｃｏｎｔｒｏｌ

ｈａｖｅ

ｍｏｄｕｌｅ．Ｗｈａｔｉｓｍｏｒｅ．ｔｈｅＶＨＤＬｌａｎｇｕａｇｅｉｓａｄｏｐｔｅｄｉｎｔｈｅＦＰＧＡｍｏｄｕｌｅ．Ｓｏｆｔｗａｒｅｄｅｓｉｇｎａｎｄｓｙｓｔｅｍｓｉｍｕｌａｔｉｏｎ

ｐｌｅｔｅｄ

ｉｎｔｈｅｉｎｔｅｇｒａｔｉｏｎｃｉｒｃｕｍｓｔａｎｃｅｏｆＭＡＸＰＬＵＳ．

ａｃｑｕｉｓｉｔｉｏｎ

Ｋｅｙｗｏｒｄｓ：ＦＰＧＡ．ＡＤ９２２４，ｈｉｇｈｓｐｅｅｄｄａｔａ

ｃｏｒｎ－

传统的数据采集系统通常采用嵌入式系统作为数据采集控

制模块．随着数据采集对速度性能指标的要求越来越高，传统的

为１２位，ＦＩＦＯ存储器由两片两片容量为３２Ｋｘ９位进行宽度扩展后构成３２Ｋｘｌ２位的容量，两片ＩＤＴ７２０７的控制线接在一

数据采集控制模式弊端日益明显。可编程逻辑器件（ＦＰＧＡ）是一神具有丰富的可编程Ｉ／Ｏ引脚的可编程逻辑器件，具有高集成度、高速、高可靠性等明显的特点，可以解决电路系统小型化、低功耗、高可靠性过程中遇到的问题，在超高速领域和实时通信控

制等方面都有广泛应用。本文着重介绍了一种基于ＦＰＧＡ的２０ＭＳＰＳ高速数据采集系统。

１

起，ＦＩＦＯ的状态标志可在其中一个芯片中获得。

２

ＡＤ转换电路

ＡＤ９２２４是一个单通道、１２ｂｉｔ、４０ＭＳＰＳ的模数转换器，带

有一个片上高性能采样保持器和一个参考电压。在＋５Ｖ电源下，

它的功耗，仅有３７６ｍＷ，信噪比与失真度为±Ｏ．７ｄＢ。具有信号溢出指示位，并可直接以二进制形式输出数据。

ＡＤ９２２４对模拟输入的采样是在采样时钟输入的上升沿进

系统总体设计

图１是高速数据采集系统总体框图，由输入调理电路、

行的，采样时钟为高时为保持时间，采样时钟为低时，输入ＶＩＮＡ和ＶＩＮＢ处于采样模式。另外，当使用内部或外部参考方式时，还应在与之间加一个电容网络。该网络实现三个方面的作用一是与内部参考放大器一起在大频率范围下提供一个低阻抗源以

驱动的内部电路二是提供内部放大器所需的补偿三是限制由参考电源产生的噪声干扰。ＡＤ９２２４设计电路如图２所示。

ＡＤ９２２４转换电路、两片ＩＤＴ７２０７构成的１２位ＦＩＦＯ存取电路

以及由ＦＰＧＡ器件ＥＰＦｌ０Ｋ１０实现的数据采集控制电路以及

嵌入式系统Ｓ３Ｃ２４１０等构成。其中中心控制单元是ＦＰＧＡ器

件，它控制数据转换、存储、读取等各个过程。

卅觇睫｝Ｉｌ

———＋

蝓＾

圈１高速数据采集系统总体框图

圈２ＡＤ转换电路圈

系统的单路采样速率设计为２０ＭＨｚ，ＡＤ转换的时钟由外部４０ＭＨｚ晶振经过ＦＰＧＡ内部分频后产生外部模拟信号经过

输入调理电路后。转换成０—２Ｖ的差分信号，在ＦＰＧＡ产生的

外部Ｏ一２Ｖ差分模拟电压信号由ＶＩＮＡ和ＶｌＮＢ进入

ＡＤ９２２４，ＡＤ９２２４在采样时钟ＡＤ＿ＣＬＫ的驱动下，进行ＡＤ转换。由于ＡＤ９２２４对模拟输人的采样是在时钟输人的上升沿进

ＡＤ转换时钟控制下，由ＡＤ９２２４ …… 此处隐藏：2521字，全部文档内容请下载后查看。喜欢就下载吧 ……