实验报告,EDA
module latch_8(qout,data,clk); output[7:0] qout;
input[7:0] data; input clk; reg[7:0] qout;
always @(clk or data) begin
if(clk) qout<=data; end
endmodule
module latch_8(qout,data,clk); output[7:0] qout;
input[7:0] data; input clk; reg[7:0] qout;
always @(clk or data) begin
if(clk) qout<=data; end
，请把【付款记录详情】截图给客服，同时把您购买的文章【网址】发给客服。客服会在24小时内把文档发送给您。
