手机版

集成电路——译码器设计与分析(8)

时间:2025-07-10   来源:未知    
字号:

②改良与非门

在这个架构中,PMOS 的尺寸减半到传统的 NAND 门的尺寸。这不会影响上升时间,因为可以保证输入无效。所有上述设计风格的问题是,如果输入端口大于 2,则输出节点和中间节点电容之间的电荷共享变得很重要,这可能会降低性能并可能导致错误的输出。

2

集成电路——译码器设计与分析(8).doc 将本文的Word文档下载到电脑,方便复制、编辑、收藏和打印
×
二维码
× 游客快捷下载通道(下载后可以自由复制和排版)
VIP包月下载
特价:29 元/月 原价:99元
低至 0.3 元/份 每月下载150
全站内容免费自由复制
VIP包月下载
特价:29 元/月 原价:99元
低至 0.3 元/份 每月下载150
全站内容免费自由复制
注:下载文档有可能出现无法下载或内容有问题,请联系客服协助您处理。
× 常见问题(客服时间:周一到周五 9:30-18:00)