手机版

74LS161电子时钟设计(9)

时间:2025-07-09   来源:未知    
字号:

按照每位的进位/清零要求,把留个计数器进行级联:

图3.3 计数器的级联

3.3显示输出结果

每一级计数器的QA-QD为计数结果输出端,使用显示译码器DCD_HEX连接其输出端,可以显示当位的计数状态。使QA-QD分别连接D0-D3即可显示。

图3.4 译码器连接

74LS161电子时钟设计(9).doc 将本文的Word文档下载到电脑,方便复制、编辑、收藏和打印
×
二维码
× 游客快捷下载通道(下载后可以自由复制和排版)
VIP包月下载
特价:29 元/月 原价:99元
低至 0.3 元/份 每月下载150
全站内容免费自由复制
VIP包月下载
特价:29 元/月 原价:99元
低至 0.3 元/份 每月下载150
全站内容免费自由复制
注:下载文档有可能出现无法下载或内容有问题,请联系客服协助您处理。
× 常见问题(客服时间:周一到周五 9:30-18:00)